PATENT ABSTRACTS OF JAPAN

#2

-No. 8998——P. /6<u> </u>

(11)Publication number :

07-084963

(43)Date of publication of application: 31.03.1995

(51)Int.CI.

G06F 15/16 G06F 13/14

(21)Application number: 05-231233

(22)Date of filing:

17.09.1993

(71)Applicant: HITACHI LTD

(72)Inventor: OSUGA HIROSHI

NOGUCHI YOSHIKI UCHIYAMA KUNIO NENE YOSHITO IKEDA HIROSHI AMANO AKIO


KAMIMAKI HARUO ASAKAWA YOSHIAKI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT WITH CPU

(57) Abstract:

PURPOSE: To improve the efficiency of the data arithmetic processing of multiple CPUs by performing an interruption request processing from a peripheral module at a high speed.

CONSTITUTION: Peripheral modules 11, 12, and 13 are connected to an I/O system data bus 201, an interruption control circuit 17 is connected to an I/O system processor 101 and the peripheral modules, and an interruption control circuit 17 transfers interruption requests from the peripheral modules to the I/O system processor 101. The peripheral modules need to perform data transfer through an I/O system data bus 102 and selecting circuits 18 and 19 when sending or receiving data to or from outside the chip. The data transfer between the peripheral modules and the outside of the chip through the I/O system data bus 102 is performed under the control of the I/O system processor 101, so an interruption request for this data transfer is not sent to an arithmetic system processor 100.



EGAL STATUS

Date of request for examination]

Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the xaminer's decision of rejection or application onverted registration?

Date of final disposal for application]

Datent number]

Date of registration]

Number of appeal against examiner's decision of ejection]

)ate of requesting appeal against examiner's decision

BEST AVAILABLE COPY

(19)日本図特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-84963

(43)公開日 平成7年(1995)3月31日

(51) IntCL*

ムマママーマガムノロ しいがくさか

識別紀母

庁内整理番号

技術表示箇所

G06F 15/16

S 7429-5L

13/14

310 J 8133-5B

審査請求 未請求 請求項の数5 OL (全 23 頁)

(21)出職番号

(22) 出願日

特度平5-231233

平成5年(1993)9月17日

(71)出版人 000005108

FI

株式会社日立整作所

東京都千代田区神田駿河台四丁目 6 書地

(72) 免明者 大須賀 宏

東京都国分寺市東陸ケ檀1丁目200番地

株式会社日立製作所中央研究所内

(72)発明者 野口 孝樹

東京都國分寺市東茲ケ權1丁目280番地

株式会社日立製作所中央研究所内

(72) 発明者 内山 邦男

東京都因分寺市東亚ケ疆1丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 弁理士 小川 勝男

最終質に続く

(54) 【発明の名称】 CPUを育する半導体集積回路


(57)【爱約】

【目的】 マルチCPUにおいて、周辺モジュールから の割込み娶求処理を高速に実行し、CPUのデータ演算 処理の効率を向上させる。

【/〇系データパス201には周辺モジュール1 1.12、13が接続され、【/〇系プロセッサ101と周辺モジ ュールには割込み制御回路17が接続され、割込み制御回 路17は周辺モジュールからの割込み要求を【/〇系ブロ セッサ101に転送する。

【効果】 周辺モジュールはチップ外部とのデータの送 信もしくは受信に際して、1/0系データバス102と選 択回路18,19とを介してのデータ転送を行う必要が有 る。【/〇系データパス102を介してのチップ外部と周 辺モジュールとのデータ転送は【/〇系プロセッサ101 の管理下で行われるので、とのデータ転送のための割込 み要求が演算系プロセッサ100に伝達されない。

図1



ロリ粒し 刈り川月催じノグー

【特許請求の範囲】

【請求項1】アドレスを出力する第1と第2のプロセッサと、

上記第1のプロセッサと接続された第1のアドレスバス および第1のデータバスと、

上記第2のプロセッサと接続された第2のアドレスバス および第2のデータバスと、

上記第1と第2のアドレスパスおよび上記第1の第2の データバスとに接続された内蔵メモリと、

上記第1と第2のアドレスバスの選択された一方と上記 10 第1の第2のデータバスの選択された一方とを外部アド レスバス(22)と外部データバス(21)とに接続する選択回 路とを具備してなり、

上記第2のデータバスには、タイマ、A/D変換器もよびD/A変換器、シリアル入出力インターフェースの少なくともひとつである周辺モジュールが接続され、

上記第2のプロセッサと上記周辺モジュールには割込み 制御回路が接続され、

上記判込み制御回路は上記周辺モジュールからの割込み 要求を上記第2のプロセッサに転送することを特徴とす る半導体集積回路。

【請求項2】上記割込み制御回路はさらに上記第1のブロセッサと接続され、

上記第2のプロセッサによる外部データの上配内蔵メモリへの転送終了時に生成される上記第2のプロセッサからの割込み畏求を上記割込み制御回路は上記第1のプロセッサに転送することを特徴とする請求項1に記載の半導体集積回路。

【請求項3】上記第1と上記第2のプロセッサの一方を 指定する指定手段をさらに具備してなり、

上記第1のプロセッサからの複数のアクセスと上記第2のプロセッサからの複数のアクセスに際して、上記選択回路は上記指定された一方からの上記複数のアクセスを上記指定された一方と上記外部アドレスバスとの接続により独占的に連続して実行することを特徴とする請求項1に記載の半導体集積回路。

【請求項4】上配内蔵メモリは複数のバンクから構成さ れ、

上記複数のパンクへのアクセスを創御する情報を格納する格納手段が上記第2のデータパスに接続され、

上記第1のアドレスバスを介しての上記第1のプロセッサから上記復数のバンクへのアクセスを上記第1のアドレスバスの上位ビットと上記格納手段の情報とに応答して制御する第1のアドレスデコーダが上記第1のアドレスバスに接続されてなり、

上記第2のプロセッサによりアクセスされた外部データの複数のバンクの少なくとも一つのバンクへのデータ転送の終了の度に上記第2のプロセッサは上記第2のデータバスを介して上記格納手段の情報を更新し、

上記第2のプロセッサによりアクセスされた外部データ 50 れる。

が複数のパンクの少なくとも一つのパンクへのデータ転送の終了の度に生成される上記第2のプロセッサからの割込み要求を、上記割込み制御回路は、上記第1のプロセッサに転送せしめ、

上記第1のプロセッサは上記データ転送終了時の各割込み要求に応答して同一のアクセスアドレスを上記第1のアドレスバスへ送出することを特徴とする請求項1に記載の半導体集積回路。

(静求項5)上記第1のデータバスには乗除算器、関数 演算器、浮動小数点演算プロセッサの少なくともひとつ である補助演算モジュールが接続されてなることを特徴 とする請求項1から請求項4までのいずれかひとつに記 載の半導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はCPU(中央処理装置)を有する半導体集積回路に関し、特に、同一のチップ上に2つのCPUを搭載したシングルチップマイクロコンピュータのデータ演算処理の処理効率向上を行うために、同一チップ上にデータ演算処理対応のためのCPUとI/O処理対応(周辺モジュール処理対応)のためのCPUとを設けたシングルチップマイクロコンピュータに関する。

[0002]

【従来の技術】シングルチップマイクロコンピュータの 従来例として、日立シングルチップマイクロコンピュー タHD6475328がある。このHD6475328 では、一つのデータバスにCPU、メモリの他に、タイ マやシリアルコミュニケーションインタフェースといっ た周辺モジュールが接続されている。CPUは、メモリ から命令を読込み、読み込んだ命令に従ってデータを入 力、演算、結果の格納という処理を実行する。そのほか にCPUは、周辺モジュールからの割込み要求を受付 け、割込みを発生した周辺モジュールに対して割込み要 求処理を行う。一方、特関昭82-152064号公報 には、複数のCPUが独立に内部アドレスデータバスと 内蔵メモリとを所有し、これらの内部アドレスデータバ スが共通のバス制御装置を介して外部アドレスデータバ スと接続されることにより処理能力の向上を図ったシン グルチップマイクロコンピュータが開示されている。一 方、周知のように計算機システムでは、動作の柔軟性を **実現する手段として割込み機能を備えている。特に、外** 部割込みは、プログラムの実行と独立な原因で生じる割 込みであり、電源異常、タイマ割込み、入出力割込み、 外部信号などが具体的な要因である。このような割込み 要因が検出されて削込みが生じると、プログラムの実行 が中断され、そのプログラムの実行状態を規定するプロ グラム状態器ないしはプログラム状態ベクタが一定の領 域に退避され、割込み処理を行うルーチンへ制御が移さ



ロエルビー かいカバロ作品・イフ

[0003]

【発明が解決しようとする課題】 CPUを1個のみ有する従来のシングルチップマイクロコンピュータにおいては、CPUが本来実行すべきデータ演算処理の他に周辺モジュールからの割込み要求処理を行わなければならず、データ演算処理の効率が低下していた。すなわち、CPUのデータ演算処理の効率向上に関する考慮がなされていなかった。また特別昭62-152064号公報に開示された複数のCPUを有する従来のシングルチップマイクロコンピュータにおいても、複数のCPUが割10込み要求処理をどのように実行すれば、データ演算処理の効率の低下を回避できるかについては関示されていない。

【0004】従って、発明の目的とするところは、複数のCPUを有するシングルチップマイクロコンピュータにおいて、周辺モジュールからの割込み要求処理を高速に実行するとともに、CPUのデータ演算処理の効率を向上させるととにある。

[0005]

(%)

【課題を解決するための手段】上記目的を達成するため に、本願で開示される代表的な実施形態の半導体集積回 路は、アドレスを出力する第1と第2のプロセッサ(10 0,101)と、上記第1のプロセッサ(100)と接続された第 1のアドレスパス(202)および第1のデータバス(200) と、上記第2のプロセッサ(101)と接続された第2のア ドレスパス(204)および第2のデータパス(201)と、上記 第1と第2のアドレスパスおよび上記第1の第2のデー タバスとに接続された内蔵メモリ(10)と、上記第1と第 2のアドレスパスの選択された一方と上記第1の第2の データバスの選択された一方とを外部アドレスバス(22) 30 と外部データバス(21)とに接続する選択回路(18,19)と を具備してなり、上記第2のデータバス(201)には、タ イマ(11)、A/D変換器およびD/A変換器(12)、シリ アル入出力インターフェース(13)の少なく ともひとつで ある周辺モジュールが接続され、上記第2のプロセッサ (101)と上記周辺モジュールとには割込み制御回路(17) が接続され、上記割込み制御回路(17)は上記周辺モジュ ールからの割込み要求(250)を上記第2のプロセッサ(10 1)に転送することを特徴とする(図1参照)。

【0006】本発明の好適な実施形態による半導体集積回路は、上記割込み制御回路(17)はさらに上記第1のプロセッサ(100)と接続され、上記第2のプロセッサ(101)による外部データの上記内蔵メモリ(10)への転送終了時に生成される上記第2のプロセッサ(101)からの割込み要求を上記割込み制御回路(17)は上記第1のプロセッサ(100)に転送するととを特徴とする(図1参照)。

【0007】本発明の他の好適な実施形態による半導体 集積回路は、上記第1と上記第2のプロセッサの一方を 指定する指定手段(53)をさらに具備してなり、上記第1 のプロセッサ(100)からの複数のアクセスと上記第2の プロセッサ(101)からの複数のアクセスに隠して、上記選択回路(18,19)は上記指定された一方からの上記複数のアクセスを上記指定された一方と上記外部アドレスバスとの接続により独占的に連続して実行することを特徴とする(図21 および図23参照)。

【0008】本発明のより好適な実施形態による半導体 集積回路は、上記内蔵メモリは複数のパンク(115,116,1 17,118)から構成され、上記複数のバンクへのアクセス を制御する情報を格納する格納手段(119)が上記第2の データバス (201)に接続され、上配第1のアドレスバス (202)を介しての上記第1のプロセッサ(100)から上記複 数のパンクへのアクセスを上記第1のアドレスパス*(*20 2)の上位ヒットと上記格納手段(119)の情報とに応答し て制御する第1のアドレスデコーダ(113)が上記第1の アドレスバス(202)に接続されてなり、上記第2のプロ セッサ(101)によりアクセスされた外部データの複数の バンク(115,116,117,118)の少なくとも一つのバンクへ のデータ転送の終了の度に生成される上記第2のプロセ ッサ(101)からの部込み要求を上記割込み制御回路(17) は上記第1のプロセッサ(100)に転送せしめ、上記第2 のプロセッサ(101)によりアクセスされた外部データの 複数のパンク(115,116,117,118)の少なくとも一つのパ ンクへのデータ転送の終了の度に上記第2のプロセッサ (101)は上記第2のデータパス(201)を介して上記格納手 段(119)の情報を更新し、上記第1のプロセッサ(100)は 上記データ転送終了時の各割込み要求に応答して同一の アクセスアドレスを上記第1のアドレスバス(202)へ送 出することを特徴とする(図15参照)。

【0009】本発明のより具体的な実施形態による半導体集積回路は、上記第1のデータバス(200)には乗除算器(14)、関数演算器(15)、浮動小数点演算プロセッサの少なくともひとつである補助演算モジュールが接続されてなることを特徴とする(図1参照)。

[0010]

【作用】本願で開示される代表的な実施形態の半導体集 積回路(図1参照)では、特に、第2のデータバス(201) にはタイマ(11)、A/D変換器およびD/A変換器(1 2)、シリアル入出力インターフェース (13)の少なくとも ひとつである周辺モジュールが接続され、第2のプロセ ッサ(101)とこの周辺モジュールとには割込み制御回路 (17)が接続され、との割込み制御回路(17)は周辺モジュ ールからの割込み要求を第2のプロセッサ(101)に転送 するものであるため、下記の如き動作が可能となる。す なわち、タイマ(11)、A/D変換器およびD/A変換器 (12)、シリアル入出力インターフェース (13)等の周辺モ ジュールはチップ外部とのデータの送信もしくは受信に 際して、第2のデータパス(102)と選択回路(18,19)とを 介してのデータ転送を行う必要が有る。この第2のデー タパス(102)を介してのチップ外部と周辺モジュールと 50 のデータ転送は第2のプロセッサ(101)の管理下で行わ

47744177141日 10時11万

れるので、このデータ転送のための割込み要求が第1の プロセッサ(100)に伝達されることはない。従って、こ の間に第1のブロセッサ(100)は第1のアドレスバス(20 2)と第1のデータバス(200)とを介して内蔵メモリ(10) をアクセスでき、このアクセス・データに論理演算の処 理を行うととができる。その具体的な内容は、下記の通 りである。すなわち、タイマ(11)はタイマ定数レジスタ にセットされたデータとクロックに同期して更新される データとを比較し、一致するとタイマコントロールノス テータスレジスタヘフラグを立てる。また、タイマ(11) のタイマ定数レジスタへのデータのセットは第2のプロ セッサ(101)によってチップ外部から選択回路(18,19)と 第2のデータバス(201)とを介して行われるが、この間 に第1のプロセッサ(100)にはタイマ定数レジスタへの データのセットのための割込みが伝達されないので第1 のプロセッサ(100)は第1のアドレスバス(202)と第1の データバス (200)とを介して内蔵メモリ (10)をアクセス でき、このアクセス・データに論理演算の処理を行うと とができる。さらに、タイマ(11)による上記のカウント 動作終了時の割込みに基づいて第1のプロセッサ(100) による内蔵メモリ(10)のデータのアクセス、さらにはア クセス・データの論理演算を可能とするために、タイマ (11)からのカウント動作終了時の例込みは内部要求割込 み信号(250)として割込み制御回路(17)を介して第1の プロセッサ(100)へ伝達することが望ましい。また、シ リアル入出力インターフェース (13)は内部のデータとシ リアルポートのデータをシフトレジスタ部でデータの並 列-直列変換もしくは直列-並列変換を行って送受信を 行うもので、チップ外部からのデータ受信時には直列デ ータから並列データへの変換を行い、また、チップ外部 へのデータ送信時には並列データから直列データへの変 換を行う。また、受信時の直列-並列変換および送信時 の並列-直列変換に際してチップ外部との接続のための デジタルポート(DP)と第2のデータバス(201)との間の データ転送は第2のプロセッサ(101)の管理によって行 われるが、との間に第1のプロセッサ(100)にはこのデ ータ転送のための割込みが伝達されないので第1のブロ セッサ(100)は第lのアドレスバス(202)と第lのデータ バス (200)とを介して内蔵メモリ (10)をアクセスでき、 とのアクセス・データに論理演算の処理を行うことがで きる。また、シリアル入出力インターフェース (13)によ る受信時の直列-並列変換の完了の割込みに基づいて変 換データの第2のブロセッサ(101)による内蔵メモリ(1 0)への格納および第1のプロセッサ(100)による内蔵メ モリ(10)のデータのアクセス、さらにはアクセス・デー タの論理演算を可能とするために、シリアル入出力イン ターフェース(13)からの変換動作終了時の割込みは内部 要求割込み信号(250)として割込み制御回路(17)を介し て第1のプロセッサ(100)と第2のプロセッサ(101)とへ 伝達することが望ましい。また、A/D変換器およびD

/A 変換器 (12)は内部のデータとアナログボートとの間 でアナログーデジタル変換(A/D変換)もしくはデジタ ルーアナログ変換(D/A変換)を行って送受信を行うも ので、チップ外部からのアナログ信号受信時にはアナロ グテータからデジタルデータへの変換(A/D変換)を行 い、また、チップ外部へのアナログ信号送信時にはデシ タルデータからアナログデータへの変換(D/A変換)を 行う。また、受信時および送信時のA/D変換およびD /A変換に際してチップ外部との接続のためのアナログ ポート(AP)と第2のデータバス(201)との間のデータ転 送は第2のプロセッサ(101)の管理によって行われる が、この間に第1のプロセッサ(100)にはこのデータ転 送のための割込みが伝達されないので第1のブロセッサ (100)は第1のアドレスバス(202)と第1のデータバス(2 00)とを介して内蔵メモリ(10)をアクセスでき、このア クセス・データに論理演算の処理を行うことができる。 また、A/D変換器およびD/A変換器(12)による受信 時のA/D変換の完了の割込みに基づいて変換データの 第2のプロセッサ(101)による内蔵メモリ(10)への格納 および第1のプロセッサ(100)による内蔵メモリ(10)の データのアクセス、さらにはアクセス・データの論理演 算を可能とするために、A/D変換器およびD/A変換 器(12)からの変換動作終了時の割込みは内部要求割込み 信号(250)として割込み制御回路(17)を介して第1のブ ロセッサ(100)と第2のプロセッサ(101)とへ伝達すると とが望ましい。

【0011】本発明の好道な実施形態の半導体集積回路 では、割込み制御回路(17)はさらに第1のプロセッサ(1 00)と接続され、第2のプロセッサ(101)による外部デー タの内蔵メモリ(10)への転送終了時に生成される第2の プロセッサ(101)からの割込み要求を割込み制御回路(1 刀は第1のプロセッサ(100)に転送するであるため、内 蔵メモリ(10)中の転送データの第1のプロセッサ(100) によるアクセスと論理演算を速やかに開始させることが 可能となる。

【0012】本発明の他の好適な実施形態の半導体集積 回路では、第1のプロセッサ(100)からの複数のアクセ スと第2のプロセッサ(101)からの複数のアクセスに際 して、指定手段(53)によって指定された第1と上記第2 のプロセッサの一方からの複数のアクセスを選択回路(1 8,19)は独占的に連続して実行するものである。従っ て、ユーザが指定された一方として第2のプロセッサ(1 01)を指定した場合は、周辺モジュール(11,12,13)とチ ップ外部とのデータ転送を処理する第2のプロセッサ(1 01)に外部アドレスパス(22)と外部データパス(21)の独 占的連続使用権が付与される。との場合は、チップ内部 のデータ論理演算を主に処理する第1のプロセッサ(10 0)よりも周辺モジュール(11,12,13)の機能が重視されて いる。逆の場合には、周辺モジュール(11,12,13)よりも 50 チップ内部のデータ論理演算を主に処理する第1のプロ

ロソ西L 知りが有権ビノグラ

セッサ(100)の機能が重視されることとなる。いずれの 場合にも、種々のユーザの志向に適したアクセスモード が指定手段(S3)によって指定されることができる。

【0013】本発明のより好適な実施形態の半導体集積 回路(図15参照)では、内蔵メモリは複数のパンク(11 5,116,117,118)から構成され、複数のバンクへのアクセ スを制御する情報を格納する格納手段(119)が第2のデ ータパス(201)に接続され、第1のアドレスバス(202)を 介しての第1のプロセッサ(100)から複数のバンクへの アクセスを第1のアドレスパス(202)の上位ピットと格 納手段(119)の情報とに応答して制御する第1のアドレ スデコーダ(113)が第1のアドレスパス(202)に接続され てなり、第2のブロセッサ(101)によりアクセスされた 外部データの複数のパンク(115,116,117,118)の少なく とも一つのパンクへのデータ転送の終了の度に第2のブ ロセッサ(101)は第2のデータバス(201)を介して格納手 段(119)の情報を更新し、第2のプロセッサ(101)により アクセスされた外部データが複数のバンク(115,116,11 7,118)の少なくとも一つのパンクへのデータ転送の終了 の度に生成される第2のプロセッサ(101)からの割込み 要求を割込み制御回路(17)は第1のブロセッサ(100)に 転送せしめ、第1のプロセッサ(100)はデータ転送終了 時の各割込み要求に応答して同一のアクセスアドレスを 第1のアドレスパス(202)へ送出するものである。従っ て、一つのパンクへのデータ転送の終了の度に生成され る第2のプロセッサ(101)からの各割込み要求に応答し て第1のプロセッサ(100)が同一のアクセスアドレスを 第1のアドレスパス(202)へ送出するにもかかわらず、 格納手段(119)の更新情報により同一のアクセスアドレ スはその都度アドレス変換される。この変換アドレスは 30 複数のパンク(115,116,117,118)を次々に指定するの で、第1のブロセッサ(100)からの同一のアクセスアド レスによって複数のバンク(115,116,117,118)のデータ が次々にアクセスされることができる。従って、第1の ブロセッサ(100)のアドレス空間中での複数のバンク(11 5,116,117,118)をアクセスするためのアドレス領域を削 滅でき、その他のアドレス領域をチップ内部のデータ論 理演算を主に処理する第1のプロセッサ(100)のための ブライベートのメモリおよびレジスタ等の記憶手段に割 り当てることができる。

【0014】本発明のより具体的な実施形態で半導体築 積回路(図1参照)は、第1のデータバス(200)には乗除 算器(14)、関数演算器(15)、浮動小数点演算プロセッサ の少なくともひとつである補助演算モジュールが接続さ れているので、チップ内部のデータ論理演算を主に処理 する第1のプロセッサ(100)の演算機能がこの補助演算 モジュールによって補助されることができる。本発明の その他の目的と特徴は、以下の実施例から明らかとなる う。

[0015]

(, ...

【実施例】以下、本発明の実施例を、図面を用いて詳細 **に説明する。本発明の実施例においては、基本的に、1** チップ内に命令セットのほとんどの命令を実行可能な2 つのプロセッサ100.101を内蔵し、それぞれのブ ロセッサに接続される2組の内部パス202、200; 204,201を備えることで、データ演算処理用のブ ロセッサ100と周辺モジュール処理用のブロセッサ1 0 1 とに分けるてとができる。さらに、プロセッサ10 1と周辺モジュール11、12、13とには割込み制御 回路17が接続され、割込み制御回路17は周辺モジュ ール11.12.13からの割込み要求250を周辺モ ジュール処理用のプロセッサ101に転送することによ り、データ演算処理用のプロセッサ100に対して周辺 モジュール11、12、13からの割込み要求が無くな るため、ブロセッサ100のデータ演算処理の効率が向 上するととが可能となる。さらに、2親の内部パス20 2, 200:204, 201に選択回路18, 19を接 続し、外部ポートよりチップ外部の外部アドレスバス2 2と外部データパス21への接続が可能となるようにす ることで、少ない面積でシングルチップマイクロコンピ

ュータを奥現することが可能となる。 【0016】図1に、マルチCPUシングルチップマイ クロコンピュータの 1 チップの内のブロック構成を示 す。チップ内部の演算系内部データバス200および演 算系アドレスバス202には、演算系CPU100、乗 除算器14、音声・画像処理等で有用な三角関数等の関 数演算器15が接続され、さらには浮動小数点演算プロ セッサ等の補助演算モジュールが接続されことができ る。CPU100は加算、減算、反転等の処理を行う論 理演算ユニット(ALU)とピットシフト等のシフト処理 を行うパレルシフタ等を含むのみであり、乗除算、関数 演算、浮動小数点演算等に関するCPU100のデータ 演算処理機能は充分とは含えない。この補助演算モジュ ール14、15は、これらのデータ演算処理機能を補助 する。関数演算器15は例えば、参画関数sinX=Y の複数の入力 X_0 , X_1 … X_n とその複数の出力 Y_0 , Y_n …Y。とを格納したルックアップテーブルで構成される ことができ、このルックアップテーブルは複数の入力X 。, X,…X,を格納キーと検索キーとして、格納キーと 40 検索キーと一致により、出力データを出力する連想メモ リにより構成することが望ましい。一方、【/O系内部 データバス201および1/0系アドレスバス204に は、「/O系CPU101、タイマ11、A/Dおよび D/A変換器12、シリアル入出力インターフェース1 3等の周辺モジュールが接続される。この周辺モジュー ルの機能と動作は既に説明した通りである。さらに図示 されてはいないが、この1/0系内部データバス20 1、【/〇系アドレスパス204には、従来のシングル チップマイクロコンピュータに組込まれていたDMA 50 (ダイレクトメモリアクセス)コントローラ等の内蔵周辺

(6)

特別平7-84963

し上心に ルッカカモレノノ

回路を接続することが望ましい。内蔵メモリ10、内部 /外部バス制御回路16、割込み制御回路17は、演算 系バス200 および202、I/O系内部データバス2 01 および!/O系アドレスバス204の両者に接続さ れる。また、内蔵メモリ10は、演算系CPU100と I/O系CPU101とからアクセスされるシェアドメ モリ(共有メモリ)としての機能と、演算系CPU100 と「/O系CPU101といずれか一方からアクセスさ れるプライベートメモリ(私有メモリ)としての機能とを 有する。尚、内蔵メモリ10は、スタティックRAM、 マスクROM、不揮発性メモリ(EPROM、EEPR OM等)等により構成されることができる。演算系CP U100とI/O系CPU101とは、シングルチップ マイクロコンピュータの命令セットのほとんどの同一命 令コードで動作するCPUである。 演算系CPU100 は主に音声画像処理等のデータ演算処理を行ない、【/ O系CPU101は外部デバイスとこのシングルチップ マイクロコンピュータとの間のデータ入出力処理を主に 行なう。シングルチップマイクロコンピュータ等、一般 ため、チップ内部では演算系と「一〇系に分離されてい たアドレスとデータの内部パス202,200:20 4.204も、チップ外部とのインタフェース(外部ビ ン)部分ではマルチブレックスさせる必要が有る。従っ て、演算系データバス200と【/〇系データバス20 1は、選択回路としてのマルチブレクサ18に入力さ れ、このマルチプレクサ18を介して外部データバス2 1に接続される。同様に、演算系アドレスバス202と 1/0系アドレスパス204は、マルチプレクサ19に 入力され、このマルチプレクサ19を介して外部アドレ スパス22に接続される。チップ外部のデバイスとのデ ータの受け渡しは、この外部データバス21、外部アド レスパス22と、バスサイクルの期間延長制御を行なう WAIT制御岔号23を用いて行なう。従って、演算系 CPUI00とI/O系CPUI01とは、内部バス2 02.200:204.204とマルチプレクサ18. 19と外部データバス21と外部アドレスバス22とを 介して、外部メモリ等の外部デバイスをアクセスするこ とができる。内部/外部バス制御回路16は、演算系C PU100あるいはI/O系CPU101から出力され るアドレス情報202、204に従い、アドレスマップ されたチップ内部の内蔵メモリ10、周辺モジュール1 1、12、13、補助演算モジュール14、15の各種 レジスタ、および、チップ外部の外部デバイスとの間の データ転送サイクルを制御する。外部デバイスとのデー タ転送を行なう場合には、演算系あるいは「/〇系のど ちらの内部バスと外部デバイスとを接続させるかを制御 信号20で指定する。パスサイクル終了時点では、演算 系CPU100に対しては制御信号24で、I/O系C PU101に対しては制御信号25で、バスサイクルが

10 完了したことを知らせ、次のデータ転送要求を行なうよ うに指令する。割込み制御回路17には、タイマ11、 A/DおよびD/A変換器12、シリアル入出力インタ ーフェース13等の内蔵の周辺モジュールから出力され る内部割込み要求信号250と、チップ外部から入力さ れる外部割込み要求借号249とを入力される。 これら の割込み要求をもとに、演算系CPU100に対する割 込みは割込み要求信号245で、I/O系CPU101 に対する割込みは割込み要求信号247で、割込み処理 を起動させる。外部割込み要求信号249は電源異常な どによる割込みであり、タイマ11、A/DおよびD/ A交換器12、シリアル入出力インターフェース13等 の内蔵の周辺モジュールから出力される内部割込み要求 信号250については、実施例の前に既に詳細に説明し た通りである。尚、割込み処理後に実行すべきブログラ ムアドレスを指定するためのベクタ番号は、割込み制御 回路17と2つのCPU100、101間の専用バス (図 1 の破線)を介して指定する方法と、図 1 に示すよう に2つの内部データバス200、201とを介して指定 のロシックLSIでは、外部ピン数の制約がある。その 20 する方法とを採ることができる。以上説明したように本 実施例のマルチCPUシングルチップマイクロコンビュ ータは、内部/外部バス制御回路16、割込み制御回路 17、内蔵メモリ10を演算系CPU100とI/O系 CPU101で共有させ、2つのシングルチップマイク ロコンピュータを1チップ化させた構成となっている。 そのため、共有化させた部分の動作を考えなければ、そ れぞれのCPU100、101は、従来のシングルチッ プマイクロコンピュータと同様な動作を行なう。

【0017】図1に示した内蔵メモリ10を具体的に実 現する例として、図2にマルチCPUのシェアドメモリ 部におけるメモリ割当ての構成を示す。図2は、演算系 CPU100のデータ演算処理効率の低下を防ぎつつ、 演算系CPU100および1/O系CPU101へのシ ェアドメモリの割り振りを可変にする構成を示した図で

【0018】図2は、演算系CPU100、アドレスデ コーダ102、メモリ割当てレジスタ108、選択回路 107、シェアドメモリA104、シェアドメモリB1 05、I/O系CPU101、アドレスデコーダ103 より構成されている。メモリ割当てレジスタ108は、 I/O系CPU101から書き込まれた値を2つのアド レスデコーダ102、103と選択回路107に出力す る。アドレスデコーダ102および103はメモリ割当 てレジスタ108の値により、メモリを選択するCS4 信号211、CS5信号212、CS6信号213、C S7信号214を制御する。選択回路107は、メモリ 割当てレジスタ108の値により、シェアドメモリA1 04およびシェアドメモリB105を演算系CPU10 OとI/O系CPU101のどちらに論理的に接続する かを決めるSL0億号215、SL1信号216を制御

 $\langle \hat{\Sigma} \rangle$

する。演算系内部データバス200は、シェアドメモリ A104およびシェアドメモリB105に接続されてい る。演算系アドレスバス202は、演算系下位アドレス 220を通してシェアドメモリA104に接続されてい る。演算系アドレスパス202は、演算系下位アドレス 221を通してシェアドメモリB105に接続されてい る。また演算系アドレスパス202の上位アドレスは、 演算系上位アドレス203を通してアドレスデコーダー 02に接続されている。1/O系内部データバス201 は、シェアドメモリA104およびシェアドメモリB1 05に接続されている。1/0系アドレスバス204 は、1/0系下位アドレス222を通してシェアドメモ リA104に接続されている。【/O系アドレスバス2 04は、I/O系下位アドレス223を通してシェアド メモリB105に接続されている。また1/〇系アドレ スパス204の上位アドレスは、I/O系上位アドレス 205を通してアドレスデコーダ103に接続されてい る。メモリ割当てレジスタ108は、信号線206を通 して I / O 茶内部データバス201 に接続されている。 メモリ割当てレジスタ108は、信号線209、210 を通してアドレスデコーダ102および選択回路107 に接続されている。 メモリ割当てレジスタ108は、信 号線207、208を通してアドレスデコーダ103に 接続されている。アドレスデコーダ102より出力され たCS4個号211およびCS5個号212は、それぞ れシェアドメモリA104およびシェアドメモリB10 5に接続されている。アドレスデコーダ103より出力 されたCS6信号213およびCS7信号214は、そ れぞれシェアドメモリA104およびシェアドメモリB 105に接続されている。選択回路107より出力され 30 たSL0信号215およびSL1信号216は、シェア ドメモリA104およびシェアドメモリB105にそれ ぞれ接続されている。

【0019】演算系CPU100のメモリマップを図3 に示す。この図3より、H'0000000からH' 7FFFFFFK外部メモリ空間を、H.80000 000からH' 9FFFFFFFに内部メモリ空間を、 H' A0000000からH' BFFFFFFFにメモ リ割当で空間0、1をそれぞれ設けており、それ以外に はメモリが設けられていないことがわかる。「/O系C PU101のメモリマップを図4に示す。この図4よ り、H' 00000000からH' 7FFFFFFK 外部メモリ空間を、H'8000000からH'9F FFFFFFに内部メモリ空間を、H' A000000 OからH'BFFFFFFFにメモリ割当て空間O、1 を、H' C0000000からH' FFFFFFFK 内部メモリ空間をそれぞれ設けていることがわかる。 尚、図2のメモリ割当てレジスタ108にセットされた 値に従って、演算系CPU100と【/O系CPU10 1のメモリ割当て空間 0、 1 にシェアドメモリA 1 0 4

およびシェアドメモリB105を割当てる。

12

(0020)メモリ割当てレジスタ108の構成を図5に示す。図2に示すように、メモリ割当てレジスタ108は、信号線206記よび!/O系内部データバス201を通して、I/O系CPU101より設置き可能である。メモリ割当てレジスタ108は、MD1、MD0の2ピットより構成されている。メモリ割当てレジスタ108の2ピットMD1、MD0値をセットした時の浪算系CPU100とI/O系CPU101のメモリマップを図6に示す。図6より、モード00では演算系CPU100を図6に示す。図6より、モード01では演算系CPU100と!/O系CPU101にそれぞれメモリが割当てられ、モード10では演算系CPU100側にはメモリが割当てられないことがわかる。モード11は定義していない。

【0021】演算系CPU100側のアドレスデコーダ 102のブロック図を図7に示す。この図より、演算系 上位アドレス203のうちA31、A30、A29、A 28とMD1、MD0で、CS4信号211とCS5信 9212を削御していることがわかる。CS4信号21 1とCS5信号212は、それぞれシェアドメモリA1 04、シェアドメモリB105を選択するための信号線 である。

【0022】図7に示したアドレスデコーダ102の機能を、図8に示す。

【0023】A31=0の時は、外部空間を指定するの で、CS4個号211、CS5個号212にはメモリを 選択しないために0を出力する。(A31、A30)= (1、1) は、H' C0000000からH' FFFF FFFFの空間を指定し、(A31、A30、A29) = (1、0、0)の時は内部メモリ空間を指定するの で、CS4個号211、CS5個号212には0を出力 する。(A31、A30、A29、A28) = (1、 0、1、0)の時は、メモリ割当て空間0を指定する。 この時は、MD1、MD0の値によってCS4信号21 1、CS5信号212の値が決定される。 (MD1、M D0)=(0,0)と(0,1)の時は、メモリ割当て 空間 0 にシェアドメモリA104を割当てるので、シェ アドメモリA104を選択するCS4億号211に1、 シェアドメモリB105を選択するCS5億号212に 0を出力する。(MD1、MD0)=(1、0)の時 は、メモリ割当て空間0にはメモリを割当てないので、 CS4信号211、CS5信号212ともに0を出力す る。(MD1. MD0)=(1、1)の時は、モードを 定義していないので、CS4信号211、CS5信号2 12ともにdon't care(以後 米と記述)とする。 (A3 1, A30, A29, A28) = $(1, 0, 1, 1) \emptyset$ 時は、メモリ割当て空間lを指定する。この時は、MD 1、MD0の値によってCS4信号211、CS5信号 50 212の値が決定される。 (MD1. MD0) = (0.

0) の時は、メモリ割当て空間1 にシェアドメモリB1 05を割当てるので、シェアドメモリA104を選択するCS4信号211に0、シェアドメモリB105を選択するCS5信号212に1を出力する。(MD1、MD0)=(0、1)と(1、0)の時は、メモリ割当て空間1にはメモリを割当てないので、CS4信号211、CS5信号212ともに0を出力する。(MD1、MD0)=(1、1)の時は、モードを定義していないので、CS4信号211、CS5信号212ともに*とする。

【0024】図2の1/O系CPU101側のアドレスデコーダ103のブロック図を図9に示す。この図より、1/O系上位アドレス205のうちA31、A30、A29、A28とMD1、MD0で、CS6億号213とCS7億号214を制御していることがわかる。【0025】図9に示したアドレスデコーダ103の機能を、図10に示す。図10の機能表の考え方は、図8の機能表の考え方と基本的には同じなので詳細な説明は省略する。図8と異なるところは、モードを指定した時にメモリ割当て空間へのメモリの割当て方が演算系CPU100と1/O系CPU101では正反対のため、CS6信号213、CS7信号214の出力値が、CS4信号211、CS5信号212の値と異なるという点である。

【0026】図11に選択回路107のブロック図を示す。との図より、MD1、MD0でSL0信号215、 SL1信号216を制御していることがわかる。

【0027】選択回路107の機能を、図12に示す。 **機能表において、SL信号は、シェアドメモリに入力さ** れている演算系と1/0系のCS信号、下位アドレスは 30 よび内部データバスの選択信号であり、信号が1の時は 演算系のCS信号、下位アドレスおよび内部データバス を選択し、信号が0の時は1/〇系のものを選択する。 (MD1、MD0) = (0、0) の時は、シェアドメモ リA104およびシェアドメモリB105を演算系CP U100に接続するので、SL0信号215、SL1信 号216ともに1を出力する。(MD1、MD0)= (0、1)の時は、シェアドメモリA104のみを演算 系CPU100に接続するので、SL0信号215に 1、SL1信号216に0を出力する。(MD1、MD 0) = (1、0) の時は、演算系CPU100にはメモ リを接続しないので、SL0信号215、SL1信号2 16ともに0を出力する。 (MD1、MD0) = (1、 1) の時はサポートしていないモードなので、SLO信 号215、SL1僧号218ともに*とする。

【0028】図13に図2のシェアドメモリA104の構成図を示す。このシェアドメモリA104は、メモリ109、選択回路110、111、112より構成されている。選択回路110は、SL0信号215の値によって演算系下位アドレス220と1/O系下位アドレス

14 バス222の選択を行い、信号線217に出力する。選 択回路111は、SL0信号215の値によって演算系 内部データバス200と I /O系内部データバス201 の選択を行い、信号線218に出力する。選択回路11 2は、SL0信号215の値によって、CS4信号21 1とCS6信号213の選択を行い、信号線219に出 力する。選択回路110、111および112は、SL 0信号が1の時にCS4信号211、演算系下位アトレ ス220および演算系内部データパス200を選択し、 SL0信号215が0の時にCS6信号213、I/O 系下位アドレス222 および!/O系内部データバス2 01を選択する回路である。シェアドメモリB105も 図13の構成と同じである。以下動作について述べる。 今、モーF00を指定してシェアドメモリA104とシ ェアドメモリB105を2つとも演算系CPU100側 に接続する場合を考える。との時、メモリ割当てレジス タ108に00を設定する。始めに演算系CPU100 がメモリ割当て空間 0 ヘアクセスした場合について述べ る。この時(A31、A30.A29、A28)= (1、0、1、0)となる。メモリ割当てレジスタ10 8は、(MD1、MD0) = (0、0) となっているの で、図8の機能表よりシェアドメモリA104を選択す るCS4信号211のみに1が出力される。また、選択 回路107は、 (MD1、MD0) = (0、0) となっ ているので、図12の機能表より、演算系CPU100 側にシェアドメモリA104およびシェアドメモリB1 05を接続するためにSL0信号215、SL1信号2 16に1が出力される。シェアドメモリA104は、S L0信号215が1となっているため、演算系CPU1 00からのCS4信号211、演算系下位アドレス22 0、滄箅系内部データバス200に接続される。よって 演算系CPU100からシェアドメモリA104へのア クセスが可能となる。シェアドメモリB105も演算系 CPU100側に接続されるが、CS5信号212が0 のため、演算系CPU100からはアクセスされない。 次に演算系CPU100が、メモリ割当て空間1ヘアク セスした場合を考える。図8の機能表より(A31、A 30, A29, A28) = (1, 0, 1, 1), (MD)1、MD0) = (0、0) なので、CS5信号212の み1が出力される。選択回路107からは、演算系CP U100側にシェアドメモリA104およびシェアドメ モリB105が接続されるように、SL0信号215、 SL1信号216ともに1が出力される。シェアドメモ リB105は、SL1信号216が1となっているた め、演算系CPU100からのCS5信号212、演算 系下位アドレス222、演算系内部データバス200**に** 接続される。よって演算系CPU100からシェアドメ モリB105へのアクセスが可能となる。シェアドメモ リA104も演算系CPU100側に接続されるが、C S4信号211が0のため、演算系CPU100からは

アクセスされない。一方、【/O系CPU101がメモ リ割当て空間のおよびメモリ割当て空間1にアクセスす ることを考える。図10の機能表より、CS6信号21 3 およびCS7信号214には1が出力されない。ま た、選択回路107から出力されるSL0信号215、 SL1信号216にはシェアドメモリA104とシェア ドメモリB105を演算系CPU100に接続させるた めに1が出力されている。そのため、シェアドメモリA 104 およびシェアドメモリB105 は演算系CPU1 00に接続されて、I/O系CPU101には接続され ない。従って、I/O系CPUI01からは、アクセス できない。以上のととより、モード00を指定した場合 は、シェアドメモリA104およびシェアドメモリB1 05を演算系CPU100側に接続してしまうので、Ⅰ /〇系CPU101からはメモリ御当て空間0むよびメ モリ割当て空間 1 をアクセスすることはできなくなるこ とがわかる。モードを01、10に設定しても、上記に 述べた動作と同じ動作により図6に示したようなメモリ の割当て方が行われる。本実施例によれば、メモリ割当 てレジスタ108、メモリ割当てレジスタ108で制御 可能なアドレスデコーダ102、103および選択回路 107を設けることにより、演算系CPU100とI/ O系CPU101に割当てるメモリを可変にすることが 可能となる。さらにメモリ割当てレジスタ108への読 み帯きは、1/O系CPU101がすべて行うので、彼 算系CPU100のデータ演算処理の効率低下を防ぐと とができる。さらに【/O系CPU10】がメモリ割当 てレジスタ108への値の書込みができるので、チップ 動作中にメモリ割当てを変えることが可能である。

【0029】また、チップ動作開始時に外部からメモリ 割当てレジスタ108にデータを書き込むことで、ユー ザビとにプログラマブルにメモリ割当てを行うこともで きる。その構成例を図14に示す。図14はパッド12 9、パッド130、パストランジスタ131、パストラ ンジスタ132およびメモリ割当てレジスタ108より 構成されている。接続関係を以下に示す。パッF129 は、信号線260を通してパストランジスタ131に接 続されている。普込み信号線259は、パストランジス タ131に接続されている。パストランジスタ131 は、信号線261を通してメモリ割当てレジスタ108 のMDIビットに接続されている。パッド130は、信 号線262を通してパストランジスタ132に接続され ている。書込み信号線259は、パストランジスタ13 2に接続されている。パストランジスタ132は、信号 線263を通してメモリ割当てレジスタ108のMD0 ビットに接続されている。動作を説明する。チップ動作 開始時に、パッド129およびパッド130にメモリ割 当てレジスタ108にセットしたい値を印加する。書込 み信号線259に信号を送る。書込み信号線259の信 号は、バストランジスタ131およびパストランジスタ 16

132のゲートに入力される。パストランジスタ131 およびパストランジスタ132は、春込み信号線259 より信号が入力されると、ON状態になる。パストラン ジスタ131がON状態になると、パッド129に印加 された値は、信号線260、パストランジスタ131、 信号線261を通してメモリ割当てレジスタ108のM D1ピットに入力される。パッド130に印加された値 も同様に、信号線262、パストランジスタ132、信 号線263を通してメモリ割当てレジスタ108のMD 0ビットに入力される。以上のように、メモリ割当てレ ジスタ108にパッド129、パッド130、パストラ ンジスタ131、パストランジスタ132を接続するこ とにより、チップ動作開始時にユーザがプログラマブル に演算系CPU100とI/O系CPU101へのメモ リの割当てが可能になる。上記説明では、信号線259 は審込み信号線としたが、リセット信号線入力しても同 様の機能を実現できる。また、メモリ割当てレジスター 08は、不揮発性メモリ(EPROM、EEPROM 等)やヒューズで実現することもできる。尚、本実施例 では2つのシェアドメモリを用いて説明を行ったが、シ 20 ェアドメモリの数に対応するだけメモリ割当てレジスタ のピット数を増加させれば、2つ以上のシェアドメモリ についても同様な効果を実現することが可能である。 【0030】図1に示した内蔵メモリ10を実現する他 の実施例として、図15にマルチCPUのシェアドメモ リ部におけるパンク切換えの構成を示す。図15は、演 算系CPU100のメモリマップ上に存在する内部メモ リ空間に4つのシェアドメモリのうち、2つの任意のシ ェアドメモリを割当てることを可能にする構成を示した 図である。この構成を用いれば、演算系CPU100は パンク切換え操作を行うことなく、【/〇系CPU10 1より複数のシェアドメモリに書き込まれたデータを次 々に取り込むことが可能となる。すなわち、実施例の前 に詳細に説明したように、一つのパンクへのデータ転送 の終了の度に生成されるI/O系CPUl01からの各 割込み要求に応答して演算系CPU100が同一のアク セスアドレスをアドレスパス202へ送出するにもかか わらず、レジスタ119の更新情報により同一のアクセ スアドレスはその都度アドレス変換され、との変換アド レスは複数のパンク115, 116, 117, 118を 次々に指定するので、演算系CPU100からの同一の アクセスアドレスによって複数のパンク115,11 6. 117.118のデータが次々にアクセスされるこ とができる。図15は、演算系CPU100、I/O系 CPU101、アドレスデコーダ113、アドレスデコ ーダ114、シェアドメモリC115、シェアドメモリ D116、シェアドメモリE117、シェアドメモリF 118、パンク切換えレジスタ119、割込み制御回路 17より構成されている点は図1の実施例と基本的に同 50 一であり、バンク切換えレジスタ 119が付加されてい

る。すなわち、バンク切換えレジスタ119は、信号線 240を通して1/0系内部データバス201に接続さ れ、SA1信号241、SA0信号242、SB1信号 243、SB0信号244を通してアドレスデコーダ1 13に接続されている。アドレスデコーダ113より出 力されたCS0信号224、CS1信号225、CS2 信号228 およびCS3信号227は、それぞれシェア ドメモリC115、シェアドメモリD116、シェアド メモリE117およびシェアドメモリF118にそれぞ れ接続されている。アドレスデコーダ114より出力さ 10 れたCS8信号228、CS9信号229、CS10信 号230およびCS11信号231は、それぞれシェア ドメモリC115、シェアドメモリD116、シェアド メモリE117およびシェアドメモリF118にそれぞ れ接続されている。演算系CPU100のメモリマップ を図16に示す。この図18より、H′8000000 OからH'AFFFFFFFに内部メモリ空間A、Bを 設けていることがわかる。I/O系CPU101がバン ク切換えレジスタ118に値をセットすることにより、 内部メモリ空間A、Bに、シェアドメモリC115、シ ェアドメモリD116、シェアドメモリE117、シェ アドメモリF118の中の任意の2つを割当てる。従っ て、演算系CPU100は、4つのシェアドメモリを同 時に認識することができない。

【0031】1/0系CPU101のメモリマップを図 17に示す。この図17は、1/O系CPU101から は、4つのシェアドメモリを同時に認識することができ ることを示している。よって!/O系CPU101は、 シェアドメモリC115、シェアドメモリD116、シ ェアドメモリE117およびシェアドメモリF118を 30 アクセスすることが可能である。

【0032】パンク切換えレジスタ119の構成を図1 8に示す。パンク切換えレジスタ119は、図15に示 すように信号線240および【/〇系内部データバス2 01を通して、I/O系CPU101より読み書き可能 である。バンク切換えレジスタ119は、SA1、SA O、SB1、SB0の4ピットより構成されている。S A1、SA0の2ピットにより、演算系CPU100の メモリマップ上の内部メモリ空間Aに割当てるシェアド メモリの設定を行う。SB1、SB0の2ビットによ り、演算系CPU100のメモリマップ上の内部メモリ 空間Bに割当てるシェアドメモリの設定を行う。

【0033】演算系CPU100側のアドレスデコーダ 113のブロック図を図19に示す。この図19より、 演算系上位アドレス203のうちA31、A28とSA 1信号241、SAO信号242、SB1信号243、 SB0信号244で、CS0信号224、CS1信号2 25、CS2信号228およびCS3信号227を制御 していることがわかる。CSO信号224、CS1信号 2 2 5、CS 2 信号 2 2 6 および CS 3 信号 2 2 7 は、

それぞれシェアドメモリC115、シェアドメモリD1 16、シェアドメモリE117、シェアドメモリF11

18

8を選択するための僧号線である。 【0034】アドレスデコーダ113の機能を、図20 に示す。A31=0のときは、外部空間を指定するの で、CS0信号224、CS1信号225、CS2信号 226 およびCS3信号227にはメモリを選択しない ために0を出力する。(A31、A28) = (1、0) は、メモリ空間Aを指定する。この場合は、空間A指定 のSA1信号241、SA0信号242の値が有効にな る。(SA1、SA0) = (0、0) のときは、シェア ドメモリC115を指定するCS0信号224のみ1が 出力される。(SA1、SA0)=(0、1)のとき は、シェアドメモリD116を指定するCS1信号22 5のみ1が出力される。(SA1、SA0) = (1、 0) のときは、シェアドメモリE 1 1 7を指定するC S 2信号226のみ1が出力される。(SA1、SA0) =(1、1)のときは、シェアドメモリF118を指定 するCS3信号227のみ1が出力される。(A31、 A 2 8) = (1、1) は、メモリ空間Bを指定する。と の場合は、空間B指定のSB1信号243、SB0信号 244の値が有効になる。 (SB1、SB0) = (O、 0) のときは、シェアドメモリC 1 1 5を指定するC S 0信号224のみ1が出力される。(SB1、SB0) = (0, 1) のときは、シェアドメモリD 1 1 6 を指定 するCS1億号225のみ1が出力される。(SB1、 SB0)=(1、0)のときは、シェアドメモリE11 7を指定するCS2信号226のみ1が出力される。 (SB1、SB0) = (1、1) のときは、シェアドメ モリF118を指定するCS3信号227のみ1が出力 される。以下、動作説明を行う。 I/O系CPU101 がシェアドメモリC115とシェアドメモリD116に 書込んだデータを演算系CPU100に引き渡す動作に ついて説明する。【/O系CPUl0lは、H'C00 00000からH' CFFFFFFFの空間をアクセス してシェアドメモリC115にデータを書込む。シェア ドメモリC115へのデータ書込みが終わったら、次に 【/O系CPU101は、H' D0000000から H、DFFFFFFFの空間をアクセスしてシェアドメ 40 モリD116にデータを書込む。シェアドメモリC11 5 とシェアドメモリD116にデータを書込み終わった ところで、【/O系CPUl0lはパンク切換えレジス タ119に値をセットする。シェアドメモリC115、 シェアドメモリD116、シェアドメモリE117、シ エアドメモリF118を表す値をそれぞれ00.01、 10、11とすると、演算系CPU100にシェアドメ モリC115およびシェアドメモリD116を接続する ために、バンク切換えレジスタ119に(SA1、SA $0) = (0, 0), (SB1, SB0) = (0, 1) \sigma$

50 値をセットする。パンク切換えレジスタ119への値の

セットが終えたところで、「/O系CPU101は演算 系CPU100へ割込み手段により、シェアドメモリC 115、シェアドメモリD116へのデータセット完了 を知らせる。その後1/O系CPU101は、演算系C PU100がアクセスしないシェアドメモリE117お よびシェアドメモリF118ヘデータの着込みを行う。 一方割込みを受けた演算系CPU100は、それまで実 行していたデータ演算処理を中断し、内部メモリ空間A および内部メモリ空間Bへのデータセットが完了したと 認識して、内部メモリ空間Aおよび内部メモリ空間Bへ 10 アクセスを開始する。内部メモリ空間Aへアクセスする ときは、(A31、A28) = (1、0) となる。バン ク切換えレジスタ1 1 9のSA 1 信号 2 4 1、SA 0 信 号242には(SAI、SAO) = (0、0)がセット されているので、シェアドメモリC115を選択するC S0信号224のみに1が出力される。従って、内部メ モリ空間Aへアクセスすると、シェアドメモリC115 をアクセスできる。内部メモリ空間Bへアクセスすると きは、(A31、A28) = (1、1) となる。 パンク 切換えレジスタ119のSB1信号243、SB0信号 244には (SB1、SB0) = (0、1) がセットさ れているので、シェアドメモリD116を選択するCS 1信号225のみに1が出力される。従って、内部メモ リ空間Bヘアクセスすると、シェアドメモリD116を アクセスできる。シェアドメモリC115およびシェア ドメモリD116へのアクセスが終了すると、演算系C PU100は1/O系CPU101へ割込みを発生さ せ、アクセスが終了したことを知らせる。その後、演算 系CPU100は本来のデータ演算処理に復帰する。— 方!/O系CPU101は、シェアドメモリE117お よびシェアドメモリF118へのデータセットが完了し ていたら、パンク切換えレジスタ119に値をセットし て、再び演算系CPU100に割込みを発生させる。以 上のことより、I/O系CPUl01がメモリへの値の セットおよびパンク切換え操作を行うので、演算系CP Uのデータ演算処理効率の低下を防ぎつつ、バンク切換 えが可能となる。尚、演算系CPU100の内部メモリ 空間AにあるシェアドメモリC115、E117は演算 系CPU100の同一のアクセスアドレスH'8000 0000からアクセスされることができ、演算系CPU 100の内部メモリ空間BにあるシェアドメモリD11 6、F118は演算系CPU100の同一のアクセスア ドレスH 90000000からアクセスされることが できる。

【0035】図21は、図1の内部/外部バス制御回路 16の詳細を示している。内部/外部バス制御回路16 の内部は、外部バス制御回路50、演算系内部バス制御 回路51、I/O系内部バス制御回路52の3つの順序 回路と、アクセス権設定レジスタ53、および2つの0 R論理ゲート54、55から構成されている。外部パス

20 制御回路30には、演算系アドレスパス202、1/〇 系アドレスバス204、アクセス権設定レジスタ**53**お よびチップ外部から入力されるバスサイクルの期間延長 制御を行なうWAIT制御信号23のデータが入力され る。とれらの入力データをもとに、外部バス制御回路5 0 は、順序回路の内部状態を遷移させるとともに、演算 系データパス200と!/O系内部データバス201の マルチプレクサ18および演算系アドレスバス202と l /O系アドレスパス204のマルチプレクサ19の制 御信号20、演算系CPU100の外部アクセス終了信 号56、I/O系CPU101の外部アクセス終了信号 58を出力する。アクセス権設定レジスタ53は、1/ O系内部データバス201に接続され、「/O系CPU 101がデータを読み書きで含る構成になっている。 演 算系内部バス制御回路51には、演算系アドレスバス2 0.2 上のデータが入力される。このデータをもとに、順 序回路の内部状態を連移させると同時に、演算系CPU 100の内部アクセス終了信号57を出力する。 I/O 系内部バス制御回路52には、I/O系アドレスバス2 04上のデータが入力される。このデータをもとに、順 序回路の内部状態を遷移させると同時に、I/O系CP Ul01の内部アクセス終了信号59を出力する。演算 系CPU100の外部アクセス終了信号56と内部アク セス終了信号57は、OR論理ゲート54で論理和がと られ、バスサイクルが完了したことを指令する制御信号 24として出力される。同様に、I/O系CPU101 の外部アクセス終了信号58と内部アクセス終了信号5 9は、〇R論理ゲート55で論理和がとられ、パスサイ クルが完了したことを指令する制御信号25として出力 される。演算系CPU100および[/O系CPU10 1 がデータアクセスをするために出力するアドレスは、 図3、図4、図16、図17に示したように、チップ仕 様としてそのアドレス・マップが決められている。その ため、そのアドレス・マップによって外部アクセスと内 部アクセスの区別が行なえるので、順序回路で構成され た3つのパス制御回路50、51、52は制御すべきパ スサイクルを認知することができる。例えば、演算系C PU100が外部アクセスを行なっている期間は、演算 系内部バス制御回路51は内部データ・アクセス制御を 40 行なっていないので、内部アクセス終了信号57は' 0'レベルを出力する。外部バス制御回路50に入力さ れるアクセス権設定レジスタ53のデータは、演算系C PU100とI/O系CPU101とのいずれが外部ア クセスの侵先権を有するのかを指定する。高速ページ・ アクセスが可能なダイナミックメモリ(DRAM)上の アドレスが連続する空間に格納されたデータを大量に読 み込む場合には、同一ページ内のデータアクセスが高速 化されるため、連続読み出しをした方が、実際に必要と なるメモリアクセス時間の総和が少なくなる。また、デ 50 ータ転送サイクルが規定されているデバイスに対するア

21

ムママナーマグイトロートのようしか

クセスでは、バースト・アクセスをしなければならない場合もある。そのため、演算系と I / O系のどちらかの C P U に外部アクセスを専有させるモードを持つことが必要となる。この指定を、I / O系C P U 1 0 1 が I / O系内部データバス 2 0 1 を介してアクセス権股定レジスタ5 3 にモード情報を含き込むことにより行なう。 【0036】図21には、アクセス権設定レジスタ5 3

に、演算系と【/O系の2 つのCPUの外部アクセス優 **先権を等しく設定した場合のタイミング・チャートを示** す。T1の期間には、I/O系CPU101と演算系C PUlooとは、同時に内部アクセスl、内部アクセス Aを行なっている。T2の期間では、1/〇系CPU1 01が外部アクセス2を実行し、同時に演算系CPU1 00が内部アクセスB、Cを行なっている。T3の期間 には、「/O系CPUl0lの外部アクセス2が継続中 なので、演算系CPU100の外部アクセスDが待ち状 態となっている。T4の期間では、待ち状態になってい た演算系CPU100の外部アクセスDが実行され、I **/〇系CPU101の外部アクセス3が待ち状態になっ** ている。この待ち状態になった外部アクセス3は、T5 の期間から実行される。とのように、とのモードでは、 2つの演算系CPU100と101の外部アクセスの割 合は、均等に設定されている。

【0037】図23には、アクセス権設定レジスタ53 で、「IO系CPUlOlに外部アクセスを専有させる モード(1/O系CPUl01への独占的連続使用権)を 設定した場合のタイミング・チャートを示す。T1の期 間は、【/O系CPU101と演算系CPU100と は、同時に内部アクセス1、内部アクセスAを行なって いる。T2の期間では、I/O系CPU101が外部ア クセス2を実行し、同時に演算系CPU100が内部ア クセスB、Cを行なっている。T8の期間に行なわれよ うとしている演算系CPUloの外部アクセスDは、 アクセス権設定レジスタ53が1/0系CPU101の 外部アクセス専有モードの指定を解除するまで、実行さ れない。そのため、このモードでは、I/O系CPU1 01が外部アクセスを専有することになる。この例とは 逆に、アクセス権設定レジスタ53演算系CPU100 に外部アクセスを専有させるモードを作ることが可能で あることは言うまでもない。

【0038】次に、図1に示した割込み制御回路17の一実施例として、図24にマルチCPUの割込み系の構成図を示す。図24は、演算系CPU100、【/O系CPU101、割込み制御回路120、割込みフラグレジスタ121、割込み制御回路122、割込みフラグレジスタ123、A/DおよびD/A変換器124、タイマTMR125、シリアル入出力インターフェースSC1126、割込みベクタレジスタ127、128より構成されている。この構成により、1/O系CPU101から演算系CPU100への割込み、および演算系CP

U 1 0 0 から I /O系C P U 1 0 1 への割込みが可能と なる。すなわち、演算系内部データパス200は、割込 みフラグレジスタ123および割込みベクタレジスタ1 28に接続されている。翻込みベクタレジスタ128 は、さらに「/O系内部データバス201に接続されて いる。割込みフラグ123は、信号線248を通して割 込み制御回路122に接続されている。 割込み制御回路 122には、外部割込み要求信号249をよび内部割込 み要求信号250が接続されている。割込み制御回路1 10 22は、割込みフラグクリア信号257を通して割込み フラグ123に接続されている。割込み制御回路122 は、割込みベクタ読み出し信号258を通して割込みべ クタレジスタ127に接続されている。割込み制御回路 122は、割込み要求信号247をよび割込みベクタ信 号258を通して1/O系CPU101に接続されてい る。 I / O 系内部データパス201は、割込みフラグレ ジスタ121および割込みベクタレジスタ127に接続 されている。 I/O系内部データバス20 Iは、信号級 2 5 1 を通してA/DおよびD/A変換器 1 2 4 に接続 20 され、信号線252を通してTMR125に接続され、 信号様253を通してSCI126に接続されている。 割込みベクタレジスタ127は、演算系内部データバス 200に接続されている。割込みフラグ121は、信号 線248を通して割込み制御回路120に接続されてい る。割込み制御回路120は、割込み要求信号245を 通して演算系CPU100に接続されている。 割込み制 御回路120は、割込みフラグクリア倡号254を通し て割込みフラグ121に接続されている。割込み制御回 路120は、割込みベクタ読み出し信号255を通して 30 割込みベクタレジスタ127に接続されている。以下に 動作の説明を行う。演算系CPU100は、演算系内部 データパス200を通してベクタアドレスを割込みベク タ128にセットし、さらに、演算系内部データバス2 ○○を通して割込みフラグ123に値をセットする。割 込みフラグ123は、信号線248を通して倒込み制御 回路122に伝達される。割込み制御回路122は、貸 号線248より信号を受けると割込み要求借号247に 信号を出力する。同時に割込みベクタ読み出し信号25 6に信号を出力する。割込みベクタレジスタ128は、 割込みベクタ読み出し信号256から信号を受けると、 1/O系内部データバス201にベクタアドレスを出力 する。1/〇系CPU100は割込み要求信号247よ り信号を受けると、演算系CPU100からの割込みで あることを認識し、1/0系内部データバス201に出 力されているベクタアドレスを読み込み、この値に従っ て割込み要求処理を開始する。とのとき割込み制御回路

122は、1/O系CPU100が割込み要求信号24

7の信号を受けとったことを認識すると、信号線257

に信号を出力して、 割込みフラグ123にセットされた

50 値をリセットする。外部割込み要求信号249や内部割

イハハナポーハリス/ロ 10点10江

23

込み要求信号250から割込みが発生した場合、割込み制御回路122は割込み要求信号247に信号を出力すると同時にベクタアドレスを割込みベクタ信号258に出力する。さらに割込みベクタレジスタ128からベクタアドレスが出力されないように、割込み制御回路122は割込みベクタ読み出し信号256に信号を出力しない。I/O系CPU100は割込み要求信号247からの信号を受けとると、外部割込みまたは内部割込みであることを認識し、割込みベクタ信号258に出力されているベクタアドレスを読み込み、この値に従って割込みであるベクタアドレスを読み込み、この値に従って割込みでりタアドレスを読み込み、この値に従って割込みでりなりを実行する。I/O系CPU100から演算系CPU100へ割込みを発生させる時には、割込み制御回路120、割込みフラグレジスタ123、および割込みベクタレジスタ127により上記と同じ方法で実現することができる。

【0039】図15、図24に示したシングルチップマ イコロコンビュータの応用として、音声処理を考える。 演算系CPU100が処理すべき入力データの処理手順 の様子を、演算系メモリマップの形で図25に示す。図 25ではシェアドメモリC115、シェアドメモリD1 16、シェアドメモリE117の順番にデータが処理さ れる。図24(1)の状態は、現在演算系CPU100 が扱っているシェアドメモリを表している。との場合、 内部メモリ空間AにはシェアドメモリCll5が、内部 メモリ空間BにはシェアドメモリD116が接続されて いる。シェアドメモリC115およびシェアドメモリD 116のデータ演算処理が順次終了すると、図24 (2) のようにシェアドメモリを接続しなければならな い。図24(2)を見ると、(1)の内部メモリ<u>空間A</u> にあったシェアドメモリC115が接続されなくなり、 代わりに内部メモリ空間Bに接続されていたシェアドメ モリD116が内部メモリ空間Aに接続されている、さ らに内部メモリ空間BにはシェアドメモリE117が新 たに接続されていることがわかる。音声処理では、デー タをある大きさととに区切って処理する場合、区切った 境界部分のデータ演算処理の質を低下させないために、 直前に処理したデータを残して、その部分から再度処理 を開始する必要がある。そのため図25(1)の処理が 終了した後、直前に処理したデータであるシェアドメモ リD116のデータを図25(2)の状態で最初に処理 できるようにし、その後に新たなデータを記憶している シェアドメモリE117を接続している。以上の動作を 実現するために、以下に図15に示したシングルチップ マイコロコンピュータの動作の説明を行う。演算系CP U100にすでに接続されているシェアドメモリにデー タの書込みを行わないために、「/O系CPU101は 処理すべきデータをシェアドメモリに入力する前にバン ク切換えレジスタ119を読み込み、現在演算系CPU 100にどのシェアドメモリが接続されているかを調べ る。今は、最初の音声処理データを転送する段階で、演

24

算系CPU100には、いずれのシェアドメモリも接続 されていないものとする。I/O系CPU101は、図 21の内部/外部バス制御回路16内のアクセス権レジ スタ53に値を設定して、I/O系CPU101が外部 アクセスを専有するモードにする。その結果、アクセス 権レジスタ53は設定された値を、外部バス制御回路5 0に出力する。図21の外部バス制御回路50は、アク セス楷レジスタ53に設定された値を受けると、制御信 号20に信号を出力する。制御信号20の信号は、外部 データパス21と外部アドレスパス22がそれぞれ!/ O系内部データバス201と1/O系アドレスバス20 4に接続されるようにマルチプレクサ18および19を 制御する。1/〇系CPU101は外部アクセスを行う ために、外部空間のアドレスを1/O系アドレスバス2 04に出力する。I/O系CPUl01からI/O系ア ドレスパス204に出力されたアドレスは、マルチブレ クサ19を通して外部アドレスバス22に出力される。 出力されたアドレスによりアクセスされた外部メモリの データは、外部データパス21、マルチプレクサ18を 20 通して1/0系内部データパス201に入力される。1 /O系CPU101は、「/O系内部データパス201 に入力されたデータをシェアドメモリに転送する。 現在 の状態は音声処理に初期であり、演算系CPUI00に 接続されているシェアドメモリは存在しないので、シェ アドメモリC115、シェアドメモリD116の順番に 外部から取り込んだデータを転送する。2 つのシェアド メモリへのデータ転送が終了したら、「ノ〇系CPU1 01はデータ転送が終了したシェアドメモリを表すため に、図15のパンク切換えレジスタ119に値をセット する。この場合は、シェアドメモリC115およびシェ アドメモリD116の順番にデータを格納したので、パ ンク切換えレジスタ119へは(SA1、SA0、SB 1、SB0) = (0、0、0、1)をセットする。次に 1/O系CPU101は、シェアドメモリに転送したデ ータを演算系CPU100が取り込み、データ演算処理 することを知らせるベクタアドレスを図24の割込みベ クタレジスタ127Kセットする。最後KI/O系CP U101は、割込みフラグ121に値をセットする。そ の後1/O系CPU101は、現在演算系CPU100 に接続されていないシェアドメモリE117、シェアド メモリF118の順番に外部データを転送する。一方、 図24の割込みフラグレジスタ121に値がセットされ ると、割込みフラグレジスタ121は信号線246に信 号を出力する。部込み制御回路120は信号線246よ り信号を受けると、割込み要求信号245に割込み要求 信号を出力する。同時に割込み制御回路120は、割込 みベクタレジスタ127に格納されているベクタアドレ スを演算系内部データバス200へ出力するために、ベ クタアドレス読み出し信号255に" 1 "を出力する。 50 割6込みベクタレジスタ127はベクタアドレス読み出し

信号255より信号を受け取ると、演算系内部データバ ス200へベクタアドレスを出力する。演算系CPU1 00は、割込み要求信号245より割込み要求信号を受 けるとそれまでのデータ演算処理を中断し、【/〇系C PU101からの割込みであることを認識し、演算系内 部データバス200に出力されているベクタアドレスを 取り込む。割込み制御回路120は、演算系CPU10 0が割込みを受け付けたところで、割込みフラグ121 にセットされた値をクリアするために割込みフラグクリ ア信号254に"1"を出力する。割込みフラグレジス タ121は、割込みフラグクリア信号254より信号を 受け取ると、初込みフラグをクリアする。演算系CPU 100は、取り込んだベクタアドレスより、シェアドメ そりに格納されたデータを処理するプログラムを読み込 み、ブログラムを実行する。との場合、演算系CPU1 00は内部メモリ空間Aおよび内部メモリ空間Bへアク セスを行う。内部メモリ空間Aへアクセスするとき、演 算系アドレスパスのA31とA28は(A31、A2 8) = (1、0) となる。このとき (SA1、SA0) = (0、0) となっているので、シェアドメモリC11 5を指定するCS0信号224のみに"1"が出力され る。従って演算系CPU100は、「/O系CPU10 1がシェアドメモリC115へ転送したデータを取り込 むことができる。さらに演算系CPU100が内部メモ リ空間Bへアクセスするときは、演算系アドレスバスの A31とA28は(A31、A28) = (1、1)とな る。このとき (SA1、SA0) = (0、1) となって いるので、シェアドメモリD116を指定するCS1信 号225のみに"1"が出力される。従って演算系CP Ul00は、「/O系CPUl01がシェアドメモリD 116へ転送したデータを取り込むことができる。以上 のことより、【/O系CPU101がシェアドメモリC 115およびシェアドメモリD116へ転送したデータ を演算系CPU100へ引き渡すことができ、図25 (1)の状態を実現することができる。 演算系CPU 1 00は、I/O系CPU10Iが外部データを取り込 み、メモリに格納して割込み要求信号を発生するまで本 来のデータ演算処理を実行できるので、データ演算処理 効率の低下を防ぐことが可能になる。 演算系CPU10 0は、シェアドメモリC115およびシェアドメモリD 116のデータを取り込み終わったら、演算系内部デー タバス200を通して割込みベクタレジスタ128にベ クタアドレスをセットする。次に、演算系CPU100 は、演算系内部データバス200を通して割込みフラグ レジスタ123に値をセットした後、演算系CPU10 0 は本来のデータ演算処理を統行する。割込みフラグレ ジスタ123は信号をセットされると、信号線248に セットされた信号を出力する。割込み制御回路122 は、信号線248から信号を受けると演算系CPU10 0からの割込みであるととを認識し、割込み要求信号2

26

47に割込み要求信号を出力する。同時に割込み制御回 路122は、割込みベクタ読み出し信号256に信号を 出力する。 割込みベクタ読み出し信号256から信号を 受けた割込みベクタレジスタ128は、「/〇系内部デ ータパス201に値を出力する。このとき割込み制御回 路122は、割込みベクタ信号258にベクタアドレス を出力しない。 I /O系CPU101は、割込み要求信 号247より割込み要求信号を受けると、演算系CPU 100からの割込みであることを認識し、1/0系内部 10 データパス201に出力されているベクタアドレスを取 り込む。割込み制御回路122は、1/0系CPU10 1 が割込みを受け付けたととろで、割込みフラグクリア 信号257に信号を出力して、割込みフラグレジスタ1 23をクリアする。 1/O系CPU101は、取り込ん だベクタアドレスより演算系CPU100がシェアドメ モリのデータを取り込み終わった後の処理プログラムを 実行する。1/O系CPU101がシェアドメモリE1 17へのデータ転送がまだ終了していない場合には、デ ータ転送を続けて行う。一方、シェアドメモリE117 へのデータ転送が終了している場合には、図25(2) の状態にするために以下のような動作を行う。「/〇系 CPUI01は、バンク切換えレジスタ119へ新たに 値をセットする。この場合は、(SA1、SA0、SB 1、SB0)=(0、1、1、0)をセットし、内部メ モリ空間AにはシェアドメモリD、内部メモリ空間Bに はシェアドメモリEを割り当てる。音声処理では、サン ブルデータを適当な長さに区切って処理した場合、次の データの処理を始める前に直前に処理したデータの処理 をもう一度行ってから、新たなシェアドメモリのデータ の処理に移らなければならない。これは、データを区切 った境界部分での音声処理の質を低下させないためであ る。そのためにシェアドメモリ Dを内部メモリ空間Aへ 移動させた。バンク切換えレジスタ119への値のセッ トが完了したら、【/O系CPUl0】は上記と同じ手 順で演算系CPU100へ割込み要求を出す。 演算系C PU100は、I/O系CPU101より割込み要求信 号を受けた場合、演算系内部データバス200よりベク タアドレスを取り込む。取り込んだベクタアドレスよ り、シェアドメモリのデータを取り込むプログラムを入 力し、プログラムを実行する。この場合、内部メモリ空 間AにはシェアドメモリD116が、内部メモリ空間B にはシェアドメモリE117が接続されている。 ことで 先程と異なる点は、シェアドメモリDll6のデータ は、すでに処理が終了しているということである。従っ てシェアドメモリD 1 1 6 の最初から処理を行うと同じ 処理を二度行うことになる。そとでとの場合、割込み要 求により取り込んだプログラムの中で、実際の処理を例 えばH'8000000以後のプログラマが必要と思 われる任意のアドレスから開始するようにする。ことか 50 ら処理を始めて、シェアドメモリの値を取り込み終わっ

ロエ地に ADOJIT行権にノノ

たら、再び上記と同じ手順により、演算系CPU100 から「/O系CPUl0lへ割込み要求を出す。!/O 系CPU101は、演算系CPU100から割込み要求 を受けたら、新たにシェアドメモリにデータをセット し、演算系CPUI00へ引き渡す。以上の動作を繰り 返すことにより、CPUのデータ演算処理効率を低下さ せることなく、音声処理を実行できる。このように、本 応用例では、パンク切換えレジスタ、シェアドメモリ、 CPUから読み書き可能な割込みフラグと割込みベクター レジスタを備えたマルチCPUシングルチップマイコン 10 を用いることにより、音声処理の効率を低下させずに実 行させることが可能である。さらに本発明の構成を1チ ップ上に実現することにより、複数のチップで実現する 場合に比べ高速動作が可能となる。さらに複数のチップ で実現する場合に比べ、1チップのピン数を削減すると とができる。さらに複数のチップで実現する場合に比 ペ、安価に供給することができる。尚、本発明では、4 つのシェアドメモリを用いて説明を行った。 パンク切換 えレジスタのビット数をシェアドメモリの数を表わせる だけ設ければ、4つ以上のシェアドメモリについても対 20 る。 応できる。また、アドレスデコーダへ入力するアドレス 信号の数を増加させれば、メモリを割り当てる内部メモ リ空間の数を増加させることが可能である。またこのと きの一つのメモリ空間の大きさを小さくすることも可能 である。

[0040]

【発明の効果】本発明によれば、複数のCPUを有するシングルチップマイクロコンピュータにおいて、周辺モジュールからの割込み要求処理を高速に実行するとともに、CPUのデータ演算処理の効率を向上させることが 30できる。

【図面の簡単な説明】

【図1】本発明の実施例によるマルチCPUを示す図である。

【図2】図1のマルチCPUのシェアドメモリ部の示す 図である。

【図3】図1の演算系CPUのメモリマップを示す図である。

【図4】図1のI/O系CPUのメモリマップを示す図である。

【図5】図2のメモリ劇当てレジスタを示す図である。

【図6】図2のマルチCPUのモード指定とメモリマップとの関係を示す図である。

【図7】演算系CPU側のアドレスデコーダのブロック図である。

【図8】演算系CPU側のアドレスデコーダの機能を示す図である。

【図9】「/O系CPUのアドレスデコーダのブロック図である。

【図10】1/O系CPUのアドレスデコーダの機能を 50 ダ、114…アドレスデコーダ、115…シェアドメモ

示す図である。

【図11】選択回路のブロック図である。

【図12】選択回路の機能を示す図である。

【図13】シェアドメモリの構成を示す図である。

【図14】他のメモリ割当てレジスタの構成を示す図で ある。

28

【図15】シェアドメモリ部におけるパンク切換えを実現するマルチCPUの実施例を示す図である。

【図16】演算系CPUのメモリマップを示す図である。

【図17】 I /O系C P U のメモリマップを示す図であ る。

【図18】パンク切換えレジスタの構成を示す図である。

【図19】演算系CPU側のアドレスデコーダのブロック図である。

【図20】演算系CPU側のアドレスデコーダの機能を示す図である。

【図21】内部/外部パス制御回路の構成を示す図であ 0 る。

【図22】アクセス権設定レジスタに2つのCPUの外 部アクセスを等しく設定した場合のタイミング・チャー トを示す図である。

【図23】アクセス権設定レジスタに I / O系C P Uが外部アクセスを専用するモードを設定した場合のタイミング・チャートを示す図である。

【図24】割込み制御回路の構成をより詳細に示す図である。

【図25】音声処理実行時における演算系CPUメモリマップの変化を示す図である。

【符号の説明】

10…内蔵メモリ、11…タイマ、12…A/Dおよび D/A変換器、13…シリアル入出力インタフェース、 14…乘除算器、15…関数演算器、16…内部/外部 パス制御回路、17…割込み制御回路、18…マルチブ レクサ、19…マルチプレクサ、20…制御信号、21 ···外部データパス、22…外部アドレスパス、23…₩ A I T制御信号、2 4 …制御信号、2 5 …制御信号、5 0…外部バス制御回路、51…演算系内部バス制御回 40 路、52…1/O系内部パス制御回路、53…アクセス 権設定レジスタ、54…〇R回路、55…〇R回路、5 6…外部アクセス終了信号、5.7…内部アクセス終了信 号、58…外部アクセス終了信号、59…内部アクセス 終了信号、100…演算系CPU、101…【/O系C PU、102…アドレスデコーダ、103…アドレスデ コーダ、104…シェアドメモリA、105…シェアド メモリB、107…選択回路、108…メモリ割当てレ シスタ、109…メモリ、110…選択回路、111… 選択回路、112…選択回路、113…アドレスデコー

LVVTTIVMLI□ ⅠV呵LVM

()

リC、116…シェアドメモリD、117…シェアドメ モリE、118…シェアドメモリF、118…パンク切 換えレジスタ、120…割込み制御回路、121…割込 みフラグ、122…割込み制御回路、123…割込みフ ラグ、124…A/D、125…TMR、126…SC 1、127…割込みベクタレジスタ、128…割込みベ クタレジスタ、129…パッド、130…パッド、13 1…パストランジスタ、132…パストランジスタ、2 00…演算系内部データバス、201…【/O系内部デ ータバス、202… 漢算系アドレスバス、203…演算 系上位アドレス、204…I/O系アドレスパス、20 5… 【/〇系上位アドレス、206…信号線、207… 信号線、208…信号線、209…信号線、210…信 号線、211…CS4信号、212…CS5信号、21 3…CS6信号、214…CS7信号、215…SL0 信号、216…SL1信号、217…信号線、218… 信号線、219…信号線、220…演算系下位アドレ ス、221…演算系下位アドレス、222…1/〇系下 位アドレス、223…1/O系下位アドレス、224…*


*CS0信号、225…CS1信号、226…CS2信 号、227…CS3信号、228…CS8信号、229 …CS9信号、230…CS10信号、231…CS1 1信号、232…演算系下位アドレス、233…演算系 下位アドレス、234…演算系下位アドレス、235… 演算系下位アドレス、236…1/〇系下位アドレス、 237… I/O系下位アドレス、238… I/O系下位 アドレス、239… I /O系下位アドレス、240…信 号線、241…SA1信号、242…SA0信号、24 3…SB1信号、244…SB0信号、245…割込み 要求信号、246…信号線、247…割込み要求信号、 248…信号線、249…外部割込み要求信号、250 …内部制込み要求信号、251…信号線、252…信号 線、253…信号線、254…割込みフラグクリア信 号、255…割込みベクタ読み出し信号、256…割込 みペクタ読み出し信号、257…割込みプラグクリア信 号、258…割込みベクタ読み出し信号、259…書込 み信号線、260…信号線、261…信号線、262… 信号線、263…信号線。

[图1]

[図5]

図1

図 5






-No. 8998----- 69-




202 215 215 225 225 216 21 205 225 217 225 217 206 215 215 225 225 217 225 2

[図3]




【図4】


図 4



[図7]




【図11】



[图18]



【図9】



【図6】

ロエ超し 知的所有権でノグー

図 6

	モード00	4-40 (モード10
被算系 CPU	#A00000000 メモリ 割当て メモリ 割当て	**A00000000 メモリ 割当て ***********************************	#B0000000 メモリ なし メモリ なし
I/O菜 CPU	#F00000000 メモリ なし ***・********************************	IFAttaccoope メモリ カレ メモリ 割当て	R'AD00000000 メモリ 割当て 割当て


[図12]

図12

<u>ک</u>	カ	±	זל	
₹-1	F預定	(1)	(2)	1 ·
ND1	MDC	5L0	SLI	一 健 能
۰	0	1	1	シェアドメモリA、Bを演算系CPUに接続
0	1		0	シェアドメモリAのみ強軍系CPUに接続
	0	٥	0	複算系CPUにはシェアドメモリを接続しない
ل نــ		*	*	サポートしていないモード指定

- (1)シェアドメモリAへ入力されている演算系、1/0系のアドレスバスおよび データバスの選択信号
- (2) シェアドメモリBへ入力されている演算系、1/0系のアドレスパスおよび データパスの選択信号

[図16]



【図19】



【図8】

図8

λ <i>b</i>							出力			
	7 7 7 2		€-	ア治定	X-2	e 1)				
ER	A30	A29	A28	MOI	MDO		$\overline{}$			
0	•	•	24		•	0	0	外部全路指定		
1	1	•	•	•	•	٥	0	EC0000000·HTFTPPPPP型通行度		
1	0	0	*	•	*	0	0	内部メモリ空間指定(H80000000 H9FFFFFFF)		
1	0	1	0	0	0	ı	0	メモリ町当て東関の、モードのの特定		
	°	'	0	-0	1	1	0	メモリ割当て空間 O. モード O 1 指定		
1	•	1]	0	1	0	٥	0	メモリ刺省で型間の。モード10投票		
1	•)	0	1	1	•	•	メモリ創当て至周の、サポートしていないゼード街危		
`-	•	1	1	0	0	0	7	ノモリ制当て会秘1、モード00番兌		
1	0	1	1	0	1	0	0	メモリ刺出て空南1、モーア01名記		
1	0	1	1	1	0	Ū	0	メモリ制当て空間1、モード10名2		
	0	1	1	1	1	•	•	メモリ劉当て空間1、サポートしていないモード指定		

[図10]

図10

		<u> </u>		カ		出					
						3 1	ミリ マクト	使			
LEA	ABD	A 2 9	AIA	MDI	MDa		C\$7	- · · · · · · · · · · · · · · · · · · ·			
0	•	•	•	•	•	۰	ō	外國空間指定			
_	1	•	•	•	•	0	•	内部 / 壬リ 型間投定(H'COOGOOGO K FFFFFFFF			
	0	٥	•	•	•	0	0	内部メモリ空間指定(日80000000 H9FFFFFF			
	°	1	0	•	٥	0	0	メモリ割員で空間で、モードのの指定			
<u>'</u>	°	ı	٥	0	_	•	Q	メモリ制治で空間の、モードの1括定			
<u>'</u>	<u>-</u>	1	0	-	0	1	٥	メモリ創当て全間 0、モード1 6 指定			
<u>'</u>	0	1	0	۱	1	•	•	メモリ割当て空間の、サポートしていないモード指			
4	1		i	0	0	0	0	ノモリが当て壁間)、モード00枠定			
<u>'</u>	٥	1	1	0		0	,	メモリ割当て空間)、モードの1倍定			
	0	1	1	1	٥	٥	,	ノモリ刺当て虫昭 1、モード 1 0 旧念			
T	0	1	1	7	,	•		ノモリ制当で空間!、サポートしていないモード投資			

【图17】


図17 F00000000 外部メモリ空間 E\$00000000 内仰メモリ空間 E-B00000000 内部メモリ直回 H_V00000000 内部メモリ金司 EP0000000 内房メモリ登員 HC00000000 シェアドメモリC・ HT00000000 <u>シェア</u>ドメモリD ¥£0000000 シェアドメモリB **UPO000000** シェアドメモリア



(20)

特開平7-84963







I/O浜内部 データパス I/O系下位

~ B13

【図14】



【図15】




[图20]


						図2	20			
1_		ス		カ		T	此		カ	
7	アドレス 空間A拾定			空間	B指定		メモリ	セレ		1
A 9 1	A28	SAI	SAO	\$BL	380	CSO	CSI	CS2	_	投 鲍
0	*	*	*	*	*	0	0	1	0	
Lı	0	0	0	*	*	1	0	10	┿╼	77和21078足
$\overline{1}$	0	0	Γ_{i}^{-}	*		# -		 	-0	エニハベンエノトスモリじが定
—			 ' -	-	*	0	1	0	0	空間A、シェアドメモリ D指定
 '	.0	1	0	*	*	0	٥	1	0	空間A、シェアドメモリE指定
	٥	2	1	*	*	0	0	0	1	
1	1	*	*	0	0	1	0	0		空間A、シェアドメモリF指定
		*	•			┝▔┽		-	٥	登町B、シェアドメモリC指定
	-	- 	-	_0	-1	0		0	0	空間B、シェアドメモリD指定
	1	_*	*	1	0	0	0	1	0	空間B、シェアドメモリE指定
1	1	*	*	1	1	0	0	0	1	空間B、シェアドメモリア指令

【図22】

 【図23】




【図25】



特別平7-84963

[图21]

図21








−No. ४५५४----۲. /๖~

[图24]

図24





(72)発明者 補寝 義人

東京都國分寺市東亞ケ窟1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 池田 宏

東京都国分寺市東恋ケ第1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 天野 明雄

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 上牧 春雄

東京都國分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 淺川 吉章

東京都国分寺市東郊ケ窪1丁目280番地

株式会社日立製作所中央研究所内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

□ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.